Castaldo, F. C., & Reis Filho, C. A. dos. (2005). Ambiente de programação descrito em VHDL para célula de memória analógica do tipo Floating-Gate. Semina: Ciências Exatas E Tecnológicas, 26(1), 51–58. https://doi.org/10.5433/1679-0375.2005v26n1p51